九乡新闻网阳台装修设计:什么是PLL?
来源：百度文库 编辑：九乡新闻网 时间：2024/05/03 05:40:29
PLL的意思是Phase-locked Loop，中文意思即为锁相环。
锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。
锁相环(PLL)是由鉴相器(PD),环路滤波器(LF)和压控振荡器(VCO)组成的自动相位控制系统。如图1所示。
其中鉴相器是相位比较装置，用来比较参考信号Ur(t)与压控振荡器输出信号Uo(t)的相位，产生对应于这两个信号相位差的误差电压Ue(t)。环路滤波器的作用是滤除误差信号Ue(t)中的高频成分及噪声，以保证环路所要求的性能，增加系统的稳定性。压控振荡器受环路滤波器输出电压Uo(t)的控制，使振荡频率向参考频率靠拢，二者的差拍频率越来越低，直至二者的频率相同、保持一个较小的剩余相差为止。下面介绍锁相环工作的大致过程：
锁相环路(PLL)和AGC、AFC电路一样，也是一种反馈控制电路。它是一个相位误差控制系统，是将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频率的目的，从而实现了对信号的频率漂移进行跟踪。在达到同频率的状态下，两个信号之间的稳定相差亦可做得很小。
鉴相器是个相位比较装置。它把输入信号和压控振荡器的输出信号Uo(t)的相位进行比较，产生对应于两个信号相位差的误差电压Ue(t)。环路滤波器的作用是滤除误差电压、Ue(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。压控振荡器受环路滤波器输出电压Uo(t)的控制，使振荡频率向参考频率靠拢，二者的差拍频率越来越低，使两者的频率相同、保持一个较小的剩余相差直至消除频差而锁定为止。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差就会一直变化，结果鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。所以，锁相就是压控振荡器被一个外来基准信号控制，使得压控振荡器输出信号的相位和外来基准信号的相位保持某种特定关系，达到相位同步或相位锁定的目的。若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。这就是锁相环工作的大致过程。
-------------------------------------------------------------
如何用锁相环实现倍频？
这是我从网上摘录的一段：
环路结构
以锁相环为基础的时钟产生结构如图1所示：外部25MHz的参考时钟信号或总线时钟(BusCLK)先进入到一个接收缓冲器，在进入鉴频鉴相器(PFD)之前要经过一个分频器，分频系数为M1，得到图1中φi，然后与从分频器M6来的内部反馈信号Фo在PFD中比较，得到误差信号Фe，它将作为电荷泵以及滤波网络的输入，用以控制压控振荡器(VCO)。VCO的输出先经过M3分频，再通过缓冲以后产生系统的主时钟PClk。同时，主时钟在进入分频器M6之前先通过H树形时钟分布网络，最后返回鉴相器，这样就形成了整个反馈回路。从平衡的角度来看， PFD的两个输入必须在频率和相位上保持一致，因此所得到的芯片内核时钟和输入的总线时钟的比值fpclk/fbus必须与M6/M1相等。通过改变M6以及M1的值，可以得到输入时钟频率的整数倍或者分数倍值。由于芯片要求时钟不能出现漂移，所以输出时钟占空比以及系统的相位调整能力必须对环境以及工艺参数变化不敏感。VCO的输出也可以切换到分频器M5上，得到的输出可作为二级高速缓存(L2)的时钟。同理，fvco=M3×fpclk =M5×fL2CLK，二级缓存的输出频率也可以通过调整M3以及M1来得到理想的值。